嵌入式芯片封裝發(fā)展趨勢解析

據(jù)麥姆斯咨詢介紹，芯片及系統(tǒng)外形尺寸的發(fā)展趨勢是越做越小，嵌入式芯片封裝因此找到了新的需求。

根據(jù)Yole的報(bào)告，日月光（ASE）、奧特斯（ATamp;S）、通用電氣（GE）、新光（Shinko）、太陽誘電（Taiyo Yuden）、TDK、Würth Elektronik等公司都在商業(yè)嵌入式芯片封裝市場中展開激烈的競爭。捷研芯應(yīng)用Flipchip和3D堆疊工藝實(shí)現(xiàn)產(chǎn)品尺寸微型化到傳統(tǒng)尺寸的50%。事實(shí)上，在這場競爭中，ASE與TDK聯(lián)手合作提高產(chǎn)量。此外，德州儀器（Texas Instruments，TI）和其他集成電路制造商也開發(fā)了各自的嵌入式芯片封裝。

這也是TDK與ASE共同組建合資企業(yè)的動機(jī)之一。在合資企業(yè)之前，ASE通過兩方面參與市場：第i一，ASE憑借自己研發(fā)的產(chǎn)品；第二，對于那些想要SESUB的客戶，ASE就會將設(shè)計(jì)或元器件發(fā)給TDK，TDK會為ASE進(jìn)行封裝。

目前，通過合資企業(yè)的方式，ASE可提供整個(gè)SESUB的解決方案。該公司已將設(shè)備安排在臺灣工廠，并正在加緊擴(kuò)大這項(xiàng)技術(shù)的產(chǎn)能。

在基本的SESUB流程中，晶圓在代工廠中加工。晶圓被減薄到50μm，芯片被切割成小塊。然后，芯片被放置在單獨(dú)的面板上，在那里將進(jìn)行板級（panel-level）工藝。在面板中，我們的目的是加工更多芯片，而不是處理晶圓，以降低成本。

這項(xiàng)技術(shù)有對電熱管理有利。Gerbier繼續(xù)解釋：“這與正在進(jìn)行的如TSV的3D堆疊解決方案沒什么不同。裸片排列更緊湊，這樣互連會更短。當(dāng)在嵌入式技術(shù)上進(jìn)行互連工藝時(shí)，就是在pad的頂部構(gòu)建了布線層。因此當(dāng)創(chuàng)建通孔或連接點(diǎn)與pad連接，我發(fā)現(xiàn)一種無需焊料就可以實(shí)現(xiàn)互連的方法，這就是copper-to-copper。因此當(dāng)創(chuàng)建通孔或連接點(diǎn)與pad連接，我發(fā)現(xiàn)一種無需焊料就可以實(shí)現(xiàn)互連的方法，這就是copper-to-copper。從可靠性的角度來看，如果材料匹配，就不會有太多問題。”

在SESUB中，***通用的配置是4層基板的嵌入式封裝，有些也會開發(fā)2層、5層或6層的基板。

該技術(shù)對于輸入輸出（I/O）數(shù)量的理想數(shù)值是400。line/space的規(guī)范是大于等于10μm。pad尺寸為80μm，pad間的間距為120μm。電路IP、PicoStar、嵌入芯片與無源芯片集成的組合，實(shí)現(xiàn)了價(jià)值***。Gerbeir說：“到2018年和2019年，pad尺寸有望會降為30μm，間距降為50μm?！?